ELEC2018-1 | |||||
Techniques numériques
|
|||||
Durée :
|
|||||
Introduction au langage VHDL théorie (Introduction au langage VHDL théorie) : 15h Th Introduction au langage VHDL projet (Introduction au langage VHDL projet) : 15h Pr |
|||||
Nombre de crédits :
|
|||||
|
|||||
Nom du professeur :
|
|||||
Introduction au langage VHDL théorie (Introduction au langage VHDL théorie) : Gilles MARTIN
Introduction au langage VHDL projet (Introduction au langage VHDL projet) : Gilles MARTIN |
|||||
Coordinateur(s) :
|
|||||
Gilles MARTIN | |||||
Langue(s) de l'unité d'enseignement :
|
|||||
Langue française | |||||
Unités d'enseignement prérequises et corequises :
|
|||||
Les unités prérequises ou corequises sont présentées au sein de chaque programme | |||||
Contenus de l'unité d'enseignement :
|
|||||
Acquis d'apprentissage (objectifs d'apprentissage) de l'unité d'enseignement :
|
|||||
Savoirs et compétences prérequis :
|
|||||
Activités d'apprentissage prévues et méthodes d'enseignement :
|
|||||
Mode d'enseignement (présentiel, à distance, hybride) :
|
|||||
Lectures recommandées ou obligatoires et notes de cours :
|
|||||
Modalités d'évaluation et critères :
|
|||||
Stage(s) :
|
|||||
Remarques organisationnelles :
|
|||||
Contacts :
|
|||||